FLIP-FLOP tipo D con VHDL

a continuación se muestran las imágenes de un flip-flop que realizado con lenguaje VHDL y ayuda de PROTEUS para la simulación.

acontinuación se coloca el link de la simulación

http://rapidgator.net/file/b04c0943643b8b8b73b3c05f896c2202/Flip-FlopD.zip.html