FLIP-FLOP tipo D con VHDL

a continuación se muestran las imágenes de un flip-flop que realizado con lenguaje VHDL y ayuda de PROTEUS para la simulación.

acontinuación se coloca el link de la simulación

http://rapidgator.net/file/b04c0943643b8b8b73b3c05f896c2202/Flip-FlopD.zip.html

decodificador BCD con 2 display de 7 segmentos en VHDL

a continuación se colocan las imágenes de un decodificador de BCD a 7 segmentos con dos display (0 -15) con ayuda de VHDL.

 a continuación se coloca el link del archivo realizado con PROTEUS

http://www.4shared.com/zip/s-8MnH3C/2_display.html

decodificador BCD a 7 segmentos con VHDL

en la siguiente imagen se muestra como se realizo un decodificador de BCD a 7 segmentos con ayuda de VHDL y el programa de simulación PROTEUS a continuación se muestran las imágenes del resultado y se coloca el link donde se puede descargar el ejemplo.

a continuación se coloca el link

http://rapidgator.net/file/e721c58f317ec8488486b8c364f3a74e/decodificador_BCD_7segmentos.zip.html