FLIP-FLOP tipo D con VHDL

a continuación se muestran las imágenes de un flip-flop que realizado con lenguaje VHDL y ayuda de PROTEUS para la simulación.

acontinuación se coloca el link de la simulación

http://rapidgator.net/file/b04c0943643b8b8b73b3c05f896c2202/Flip-FlopD.zip.html

decodificador BCD con 2 display de 7 segmentos en VHDL

a continuación se colocan las imágenes de un decodificador de BCD a 7 segmentos con dos display (0 -15) con ayuda de VHDL.

 a continuación se coloca el link del archivo realizado con PROTEUS

http://www.4shared.com/zip/s-8MnH3C/2_display.html

decodificador BCD a 7 segmentos con VHDL

en la siguiente imagen se muestra como se realizo un decodificador de BCD a 7 segmentos con ayuda de VHDL y el programa de simulación PROTEUS a continuación se muestran las imágenes del resultado y se coloca el link donde se puede descargar el ejemplo.

a continuación se coloca el link

http://rapidgator.net/file/e721c58f317ec8488486b8c364f3a74e/decodificador_BCD_7segmentos.zip.html

Compuertas con VHDL

en las siguientes imágenes se mostrara compuertas a si como los archivos de cada uno de los elementos que se realizaran con PLD (dispositivos lógicos programables) en este caso se utilizara una GAL 22V10D y el programa ispLever CLassic 1.6.

Comenzaremos con una compuerta AND

el archivo se encuentra en el siguiente link esta realizado en ISIS 7

http://rapidgator.net/file/a2572c1fefa5cd8c9337fc5ca6a4b52a/flip-flop.zip.html

En el ejemplo anterior se mostró una sola compuerta con descripción(VHDL), en el siguiente ejemplo se mostraran diferentes compuertas que se pueden grabar en el mismo circuito GAL 22V10D junto con la simulación en proteus.

pin 2  A

pin 3  B

pin 23 not A

pin 22 not B

pin 21 A and B

pin 20 A nand B

pin 19 A or B

pin 18 A nor B 

pin 17 A xor B

pin 16 A xnor B

el  link del archivo es el siguiente.

http://rapidgator.net/file/7089cf687a5ce71c3bf077cc5a201fd3/compuertas.zip.html

Contador Sincrono Ascendente del 3 al 6

Lo primero que se debe de hacer es seleccionar el flip-flop con el que se va a trabajar (en mi caso fue un tipo J-K), despues colocar las tablas de verdad de tal circuito.

las tablas se pueden ver en el siguiente enlace.

http://electronicafacil-lord.blogspot.mx/2012/07/circuitos-secuenciales.html

despues se realizaran las tablas de estado actual CBA  y estado siguiente C*B*A* 

se realizaran los mapas para JA,KA  JB,KB   JC,KC     que serán las entradas J y K de cada Flip-Flop como se puede ver en las siguientes imágenes.

1.- Sacar la tabla de verdad del flip flop J-K

2.- sacar la tabla caracteristica del flip-flop J-K

http://rapidgator.net/file/5c7b6047ee0a56a6dc874ece1c93312e/Cus10012.jpg.html

http://rapidgator.net/file/1f728c7ffeb6e2781c152da69c8af06f/Cus10013.jpg.html

MATERIAL:

2 C.I 74LS109 (F.F J-K con Reset y Set)

1 C.I 74LS04 (Conpuerta inversora)

1 C.I  74LS08  (Compuerta NAN)

1 C.I  74LS32  (Compuerta OR)

1 C.I  74LS47  (Decodificador BCD a 7 segmentos)

1 Display de 7 segmentos Anodo comun.

1 Fuente de 5Vcc

A continuación se muestra las imágenes que se realizaron con en el simulador Proteus el cual representa un circuito contador sin crono Ascendente del 3 al 6 y se deja el enlace de la simulación por si en algún momento se necesita este mismo.

http://rapidgator.net/file/3fa3152b9e7e569ccfd3eed1baf5ac28/contador_ascendente-3-6_1.zip.html

se colocaran imágenes con los pasos  para realizar este circuito.